IBM等4家公司發(fā)布45nm Bulk CMOS工藝
620)this.style.width=620;" border=0>
圖1:IBM發(fā)表演講
改進應(yīng)變硅技術(shù),采用激光退火
晶體管工序的改進點主要有兩個。第一,基于SiGe源-漏極和SiN膜的應(yīng)變硅技術(shù)。向pMOS施加壓縮應(yīng)變的SiGe源-漏極方面,通過改進SiGe層的形狀(Profile),使SiGe層與通道的距離比以往更短,實現(xiàn)了向通道施加強應(yīng)變。向pMOS施加壓縮應(yīng)變、向nMOS施加拉伸應(yīng)變的SiN膜(Dual Stress Liner)方面,通過使隔離層的形狀呈L字形,縮短了覆蓋隔離層的SiN膜與通道之間的距離,加強了向通道施加的應(yīng)變。
620)this.style.width=620;" border=0>
圖2:柵長35nm的pMOS
620)this.style.width=620;" border=0>
圖3:在pMOS與nMOS中均實現(xiàn)了較高的電流驅(qū)動能力
第二,在源-漏極活性化技術(shù)中采用了激光退火。與此前的高溫退火相比,該方法能夠在短時間內(nèi)使源-漏極的雜質(zhì)活性化,能夠防止短通道效應(yīng)的主要起因——雜質(zhì)擴散的產(chǎn)生。
除此之外,布線工序方面,10層金屬布線的層間絕緣膜采用了介電常數(shù)為2.4的低介電膜。開發(fā)小組正在利用此次的工藝試制SRAM,其單元面積最小為0.249μm2 。另外,IBM與美國AMD(Advanced Micro Devices)合作開發(fā)的基于SOI(silicon on insulator)底板的45nm CMOS工藝已經(jīng)在“2006 IEDM”上進行了發(fā)表。